開關電源的PCB設計規范
在任何開關電源設計中，PCB板的物理設計都是最后一個環節，如果設計方法不當，PCB可能會輻射過多的電磁干擾，造成電源工作不穩定。特別是面臨如今性能強大的開關穩壓器和電源越來越緊湊，開關電源的開關頻率越來越高。這使得PCB的設計越來越困難。本文就這一難題提出一些建議，希望對電子設計師們有所幫助。
考慮一個將24V降為3.3V的3A開關穩壓器。設計這樣一個10W穩壓器初看起來不會太困難，設計人員可能很快就可以進入實現階段。不過，讓我們看看在采用Webench等設計軟件后，實際會遇到哪些問題。如果我們輸入上述要求，Webench會從若干IC中選出“Simpler Switcher”系列中的LM25576(一款包括3A FET的42V輸入器件)。該芯片采用帶散熱墊的TSSOP-20封裝。
Webench菜單中包括了對體積或效率的設計優化。設計需要大容量的電感和電容，從而需要占用較大的PCB空間。Webench提供如表1的選擇。
表1：
值得注意的是，最高效率是84%，且此最高效率是當輸入-輸出間的壓差很低時實現的。此例中，輸入/輸出比大于7。一般情況下，可以用兩級電路來降低級與級之間的比率，但通過兩個穩壓器實現的效率不會更好。
圖1：通過兩個穩壓器實現的效率不會更好。
接著，我們選PCB面積最小的最高開關頻率。高開關頻率最可能在版圖方面產生問題。Webench可以生成帶全部有源和無源器件的電路圖。
圖2：簡化的開關電源電路圖。
圖2所示的簡化電路圖對了解基本情況幫助甚大�？匆豢措娏魍罚喊袴ET在導通狀態下的回路標記為紅色；把FET在截至狀態下的回路標記為綠色。我們可以觀察到兩種不同情況：有兩種顏色的區域和僅一種顏色的區域。我們必須特別關注后一種情況，因此時電流在零和滿量程之間交替變化。這些是具有高di/dt的區域。
高di/dt的交變電流將在PCB導線周圍產生顯著的磁場，該磁場將成為該電路內其它器件甚至同一或鄰近PCB上其它電路的主要干擾源。假定這不是交變電流，那么公共電流通路并不是太重要，di/dt的影響也小得多。另一方面，隨著時間變化，這些區域將承載更大負載。本例中，從二極管陰極到輸出以及從輸出地到二極管陽極就是公共通路。當輸出電容器充放電時，該電容會產生很高的di/dt。連接輸出電容的所有線段必須滿足兩個條件：因為電流大，因此它們的寬度要寬；為了最小化di/dt的影響，它們又必須盡量短。
PCB版圖設計要點
實際上，設計人員不應采用把導線從Vout和地引至電容的方法實現所謂的傳統版圖。這些導線將承載很大的交變電流，因此將輸出和地直接連至電容端子是個更好的方法。這樣交替變化的電流僅表現在電容上。連接電容的其它導線現在承載的幾乎是恒定電流，因而與di/dt相關的任何問題得到了很好的解決。地是另一個經常被誤解的難題。簡單地在“第2層”放置一個地平面，并將全部地線連接到這一層不會有很好的效果。
圖3：將輸出和地直接連至電容端子是個更好的方法。
讓我們看看為什么。我們的設計例子有高達3A的電流必須從地流回源(一個24V汽車電池或一個24V電源)。在二極管、COUT、CIN和負載的地連接處會有較大電流，而開關穩壓器的地連接流經的電流小。同樣情況也適用于電阻分壓器的參考地。若上述全部地引腳都連至一個地平面，將出現地線反彈現象。雖然很小，但電路中的敏感點(如借以獲得反饋電壓的電阻分壓器)將不會有穩定的參考地。這樣，整個穩壓精度將受到極大影響。實際上，隱藏在第二層地平面中的源還會產生“振鈴”現象，而且非常難以定位。
此外，大電流連接必定用到連接地平面的過孔，而過孔是另一個干擾和噪聲源。把CIN地連接作為電路輸入和輸出側所有大電流地導線的星型節點是個較好的解決方案。這個星型節點連接地平面和兩個小電流地連接(IC和分壓器)�！�
圖4：
現在地平面會很潔凈：沒有大電流、沒有地線反彈。所有大電流地是以星型連接到CIN地。所有設計人員必須要做的事是使(全部在PCB頂層的)地導線盡可能短而粗。
需要檢查的節點是那些高阻抗節點，因為它們很容易被干擾。最關鍵節點是IC的反饋管腳，其信號取自電阻分壓器。FB管腳是放大器(如LM25576)或比較器(如采用磁滯穩壓器的場合)的輸入。在兩種情況FB點的阻抗都相當高。因此，電阻分壓器應放置在FB管腳的右側，從電阻分壓器中間連一條短導線到FB。從輸出到電阻分壓器的導線是低阻抗的，可用較長導線連至電阻分壓器。這里要緊的是布線方法而非導線長度。而其它節點就并非如此關鍵了。所以不必擔心開關節點、二極管、COUT、開關穩壓器IC的VIN 管腳或者CIN。
布線方法
布線方法將給電阻分壓器帶來差別。該導線從COUT連至電阻分壓器，它的地回到COUT。我們必須確保該回路不形成一個開放區域。開放區域會起到接收天線的作用。如果我們能保證導線下的地平面沒有干擾，那么由導線和導線下的地以及第1層和第2層之間的一段距離圍成的區域應該也是沒有干擾的。現在明白了，為什么地不應放在第4層，因為距離顯著增加了。
另一種方法是將電阻分壓器的地連接布線在第1層，并且使兩條導線并行并盡可能靠近以使區域更小。這些觀點適用于信號流經的全部導線：傳感器連接、放大器輸出、ADC或音頻功放的輸入。應對每個模擬信號進行處理，以減少它們拾取噪聲的可能性。
圖5：
只要有可能就盡量縮小開放的電路板區域面積的要求對低阻抗導線也同樣適用；在這種情況我們有一個潛在的向PCB其它部分或其它設備發射干擾信號的源(“天線”)。需要重申的是，開放電路板區域面積越小越好。
另外兩條導線也很關鍵，第一條是從IC的開關輸出到二極管和電感節點；第二條是從二極管到該節點。這兩條導線無論是在開關導通還是二極管流過電流時都有很高的di/dt，所以這些導線應盡可能短而粗。從該節點到電感以及從電感到COUT的導線就不那么關鍵。在本例中，電感電流相對恒定而且變化緩慢。我們所要做的是確保它是低阻抗點以最小化壓降。
實際樣例分析
圖6：比較好的開關電源版圖設計。
圖6是一個比較好的版圖設計。主要元件是一款與外部FET配合使用并采用MSOP-8封裝的控制器。注意CIN附近的空間，該電容的接地點直接連至二極管陽極。你無法使“電源地”內的導線更短！FET[SW]可向上移動幾毫米以縮短陰極-電感-FET之間的導線。
COUT區域是看不到的。但我們可觀察到電阻分壓器(FB1- FB2)非常接近該IC。FB2與另一個獨立的地平面連接，IC的地管腳也作同樣處理。利用三個過孔把“信號”地連至地平面，而“電源”地也是利用三個過孔連接PCB的GND腳。這樣，“信號”地就看不到“電源”地上發生的任何地線反彈。
| 【上一個】 開放核協議—IP核在SoC設計中的接口技術 | 【下一個】 開關電源EMI濾波器原理與設計研究 |
| ^ 開關電源的PCB設計規范 |